Ce cours peut également être suivi en tant qu'ECEA 5361, dans le cadre du Master of Science in Electrical Engineering de CU Boulder. Hardware Description Languages for Logic Design permet aux étudiants de concevoir des circuits en utilisant VHDL et Verilog, les méthodes de conception les plus répandues pour la conception de FPGA. Il utilise des processus d'apprentissage naturels pour faciliter l'apprentissage des langages. Les premiers exemples simples sont présentés, puis les règles et la syntaxe du langage, suivis d'exemples plus complexes, et enfin l'utilisation de simulations sur banc d'essai pour vérifier l'exactitude des conceptions. Les présentations magistrales sont renforcées par de nombreux exemples de problèmes de programmation afin d'acquérir des compétences dans les langages. A l'issue de ce cours, chaque étudiant aura une compétence fondamentale dans les deux langages, et surtout suffisamment de connaissances pour continuer à apprendre et à acquérir de l'expertise en Verilog et VHDL de manière autonome.
Langages de description de matériel pour la conception de FPGA
Ce cours fait partie de Spécialisation Conception de FPGA pour les systèmes embarqués
Instructeurs : Timothy Scherr
37 578 déjà inscrits
Inclus avec 
(579 avis)
Ce que vous apprendrez
Expliquer le rôle des HDL dans la saisie et la vérification de la conception des FPGA et des ASIC
Utiliser des outils logiciels HDL pour le développement de FPGA
Compétences que vous acquerrez
- Catégorie : Conception de la logique FPGA
- Catégorie : Écrire du code en VHDL
- Catégorie : Conception de bancs d'essai
- Catégorie : Écrire du code en Verilog
- Catégorie : Simulation de conceptions FPGA
Détails à connaître
Ajouter à votre profil LinkedIn
6 quizzes
Découvrez comment les employés des entreprises prestigieuses maîtrisent des compétences recherchées
Élaborez votre expertise du sujet
- Apprenez de nouveaux concepts auprès d'experts du secteur
- Acquérez une compréhension de base d'un sujet ou d'un outil
- Développez des compétences professionnelles avec des projets pratiques
- Obtenez un certificat professionnel partageable
Obtenez un certificat professionnel
Ajoutez cette qualification à votre profil LinkedIn ou à votre CV
Partagez-le sur les réseaux sociaux et dans votre évaluation de performance
Il y a 4 modules dans ce cours
Ce module présente les bases du langage VHDL pour la conception logique. Il décrit l'utilisation du VHDL comme méthode d'entrée pour la conception logique dans les FPGA et les ASIC. Pour fournir un contexte, il montre où le VHDL est utilisé dans le flux de conception FPGA. Ensuite, un exemple simple, un comparateur de 4 bits, est utilisé comme première phrase dans le langage. Les règles et la syntaxe du VHDL sont expliquées, ainsi que les instructions, les identificateurs et les mots-clés. Enfin, l'utilisation de la simulation comme moyen de tester les conceptions de circuits VHDL est démontrée à l'aide de ModelSim, un outil logiciel de simulation. Des exercices de programmation sont utilisés pour développer les compétences et renforcer les concepts présentés.
Inclus
10 vidéos3 lectures2 quizzes4 devoirs de programmation1 sujet de discussion
Dans ce module, l'utilisation du langage VHDL pour la conception de circuits logiques est approfondie. De nombreux exemples de circuits logiques combinatoires et synchrones sont présentés et expliqués, y compris des bascules, des compteurs, des registres, des mémoires, des tampons à trois états et des machines à états finis. Les méthodes de conception hiérarchique et les techniques de conception modulaire sont expliquées et démontrées. La création de bancs d'essai est décrite comme un moyen de vérification de la conception. Les étudiants ont l'occasion de pratiquer et d'affiner leur technique de conception en utilisant les travaux de programmation.
Inclus
10 vidéos2 lectures1 quiz5 devoirs de programmation
Ce module présente les bases du langage Verilog pour la conception logique. Il décrit l'utilisation de Verilog comme méthode d'entrée pour la conception logique dans les FPGA et les ASIC, y compris l'histoire du développement de Verilog. Ensuite, un exemple simple, un comparateur de 4 bits, est utilisé comme première phrase dans le langage. Les règles et la syntaxe de Verilog sont expliquées, ainsi que les instructions, les opérateurs et les mots-clés. Enfin, l'utilisation de la simulation comme moyen de tester les conceptions de circuits Verilog est démontrée à l'aide de ModelSim, un outil de simulation. Des exercices de programmation sont utilisés pour développer les compétences et renforcer les concepts présentés.
Inclus
9 vidéos2 lectures2 quizzes4 devoirs de programmation
Dans ce module, l'utilisation du langage Verilog pour la conception logique est approfondie. De nombreux exemples de circuits logiques combinatoires et synchrones sont présentés et expliqués, y compris des bascules, des compteurs, des registres, des mémoires, des tampons à trois états et des machines à états finis. Les méthodes de conception hiérarchique et les techniques de conception modulaire sont expliquées et démontrées. La création de bancs d'essai est décrite comme un moyen de vérification de la conception. Les étudiants ont l'occasion de pratiquer et d'affiner leur technique de conception en écrivant le code requis par les devoirs de programmation.
Inclus
10 vidéos2 lectures1 quiz5 devoirs de programmation
Instructeurs
Offert par
Recommandé si vous êtes intéressé(e) par Génie électrique
University of California, Irvine
University of Washington
Pontificia Universidad Católica de Chile
University of Washington
Préparer un diplôme
Ce site cours fait partie du (des) programme(s) diplômant(s) suivant(s) proposé(s) par University of Colorado Boulder. Si vous êtes admis et que vous vous inscrivez, les cours que vous avez suivis peuvent compter pour l'apprentissage de votre diplôme et vos progrès peuvent être transférés avec vous.¹
Pour quelles raisons les étudiants sur Coursera nous choisissent-ils pour leur carrière ?
Avis des étudiants
579 avis
- 5 stars
60,17 %
- 4 stars
27,41 %
- 3 stars
6,55 %
- 2 stars
2,93 %
- 1 star
2,93 %
Affichage de 3 sur 579
Révisé le 6 mai 2020
FIFO assignments in both Verilog and VHDL should define purpose of all the internal nets and registers listed in the problem.
Révisé le 23 juin 2021
Good VHDL intro, Verilog was kind of light, especially the reference material. Free Range VHDL was a great reference. The Verilog section needs something similar.
Révisé le 14 mai 2020
The Programming Assignments need to be more elaborate, things like reset is active low or active high and more details should be mentioned.
Ouvrez de nouvelles portes avec Coursera Plus
Accès illimité à 10,000+ cours de niveau international, projets pratiques et programmes de certification prêts à l'emploi - tous inclus dans votre abonnement.
Faites progresser votre carrière avec un diplôme en ligne
Obtenez un diplôme auprès d’universités de renommée mondiale - 100 % en ligne
Rejoignez plus de 3 400 entreprises mondiales qui ont choisi Coursera pour les affaires
Améliorez les compétences de vos employés pour exceller dans l’économie numérique
Foire Aux Questions
L'accès aux cours et aux devoirs dépend de votre type d'inscription. Si vous suivez un cours en mode audit, vous pourrez consulter gratuitement la plupart des supports de cours. Pour accéder aux devoirs notés et obtenir un certificat, vous devrez acheter l'expérience de certificat, pendant ou après votre audit. Si vous ne voyez pas l'option d'audit :
Il se peut que le cours ne propose pas d'option d'audit. Vous pouvez essayer un essai gratuit ou demander une aide financière.
Le cours peut proposer l'option "Cours complet, pas de certificat" à la place. Cette option vous permet de consulter tous les supports de cours, de soumettre les évaluations requises et d'obtenir une note finale. Cela signifie également que vous ne pourrez pas acheter un certificat d'expérience.
Lorsque vous vous inscrivez au cours, vous avez accès à tous les cours de la Specializations, et vous obtenez un certificat lorsque vous terminez le travail. Votre certificat électronique sera ajouté à votre page de réalisations - de là, vous pouvez imprimer votre certificat ou l'ajouter à votre profil LinkedIn. Si vous souhaitez uniquement lire et visualiser le contenu du cours, vous pouvez auditer le cours gratuitement.
Si vous vous êtes abonné, vous bénéficiez d'une période d'essai gratuite de 7 jours pendant laquelle vous pouvez annuler votre abonnement sans pénalité. Après cette période, nous ne remboursons pas, mais vous pouvez résilier votre abonnement à tout moment. Consultez notre politique de remboursement complète.