In diesem Modul wird die Verwendung der Sprache VHDL für den Entwurf von Logikschaltungen näher untersucht. Es werden viele Beispiele für kombinatorische und synchrone Logikschaltungen vorgestellt und erläutert, darunter Flip-Flops, Zähler, Register, Speicher, Tri-State-Puffer und endliche Zustandsmaschinen. Methoden des hierarchischen Designs und modulare Designtechniken werden erklärt und demonstriert. Es wird beschrieben, wie man Prüfstände als Mittel zur Designverifizierung erstellt. Die Studenten erhalten reichlich Gelegenheit, ihre Entwurfstechniken anhand von Programmieraufgaben zu üben und zu verfeinern.

Dieses Modul führt Sie in die Grundlagen der Sprache Verilog für den Logikentwurf ein. Es beschreibt die Verwendung von Verilog als Einstiegsmethode für das Logikdesign in FPGAs und ASICs, einschließlich der Geschichte der Entwicklung von Verilog. Dann wird ein einfaches Beispiel, ein 4-Bit-Komparator, als erster Satz in der Sprache verwendet. Verilog-Regeln und -Syntax werden erläutert, ebenso wie Anweisungen, Operatoren und Schlüsselwörter. Schließlich wird die Verwendung der Simulation als Mittel zum Testen von Verilog-Schaltungsentwürfen mit ModelSim, einem Simulator-Tool, demonstriert. Programmieraufgaben dienen der Entwicklung von Fähigkeiten und der Vertiefung der vorgestellten Konzepte.

In diesem Modul wird die Verwendung der Verilog-Sprache für den Entwurf von Logikschaltungen näher untersucht. Es werden viele Beispiele für kombinatorische und synchrone Logikschaltungen vorgestellt und erläutert, darunter Flip-Flops, Zähler, Register, Speicher, Tri-State-Puffer und endliche Zustandsmaschinen. Methoden des hierarchischen Designs und modulare Designtechniken werden erklärt und demonstriert. Es wird beschrieben, wie man Prüfstände als Mittel zur Designverifizierung erstellt. Die Studenten erhalten reichlich Gelegenheit, ihre Entwurfstechniken zu üben und zu verfeinern, indem sie den in den Programmieraufgaben geforderten Code schreiben.