Dieses Modul geht näher auf die Entwicklung von Softprozessoren ein. Es beschreibt den Entwicklungsablauf für Softprozessoren im Detail, einschließlich der Tools, die für die Entwicklung von Software für den Softprozessor benötigt werden. Anschließend wird die Eclipse-basierte IDE für die Nios II Softwareentwicklung vorgestellt. Dann wird gezeigt, wie die Ausgabe des Qsys-Designs verwendet wird, um ein Board Support Package (BSP) für den Prozessor zu erstellen, was notwendig ist, da das Hardwaredesign des Prozessors geändert werden kann und die BSP-Softwarebibliothek alle Änderungen unterstützen muss. Die Verwendung des BSP-Editors zur Konfiguration des Prozessors durch Programmierung von Steuerregistern wird demonstriert. Schließlich wird die Verwendung des in Modul 1 entwickelten benutzerdefinierten Befehls vorgestellt, einschließlich der Verwendung von Software-Makros zur Vervollständigung der Implementierung des benutzerdefinierten Befehls.

Das moderne FPGA-Design konzentriert sich nicht mehr auf das Design von HDL-Modulen, sondern auf den Erwerb und die Verwendung von IP-Cores. In diesem Modul stellen wir Ihnen IP-Cores vor, einschließlich der Angebote aller großen Anbieter, Intel Altera, Xilinx, Microchip Microsemi und Lattice. Sie werden lernen, wie Sie diese Cores finden, erwerben und verwenden können.

Mit der Arbeit an immer komplexeren FPGA-Designs steigen die Herausforderungen, ein fehlerfreies Design zu erstellen, exponentiell an. Ein gutes Verständnis der Werkzeuge, die zur Überprüfung der Korrektheit des Designs benötigt werden, wird immer wichtiger. Nach der Einführung in die Simulation in den vorangegangenen Sitzungen werden wir in diesem Modul die Simulation mit ModelSim anhand einiger Beispiele vertiefen. Dadurch wird der Nutzen der Simulation für die Verifizierung und Fehlersuche deutlich. In diesem Modul wird auch detailliert beschrieben, wie der Simulator funktioniert und wie er durch die Verwendung von Delta-Verzögerungen Gleichzeitigkeit erreicht. Als letzter Schritt im Debugging-Prozess wird der interne Logikanalysator SignalTap II vorgestellt.