Dans cette deuxième partie de notre cours, nous parlerons de géométrie. Nous commencerons par une vue d'ensemble du processus d'implantation des ASIC, et discuterons du rôle des bibliothèques technologiques, de la cartographie technologique (un sujet que nous reportons à la semaine suivante, pour laisser plus de temps à ceux qui veulent faire le travail de programmation Placer), et du placement et du routage. Dans cette série de conférences, nous nous concentrons sur le processus de placement lui-même : vous avez un million de portes à partir du résultat de la synthèse et de la cartographie, alors, où vont-elles ? Ce processus est appelé "placement", et nous décrivons une méthode itérative et une méthode d'optimisation mathématique, qui peuvent chacune effectuer de très grandes tâches de placement.

Cartographie de la technologie ! Nous avons omis une étape critique entre la logique et la mise en page, le processus de traduction de la sortie de la synthèse -- qui n'est PAS une porte réelle dans votre bibliothèque technologique -- en portes logiques réelles. Le Tech Mapper réalise cette étape importante, et il s'agit d'un algorithme étonnamment élégant impliquant le recouvrement récursif d'un arbre. La CAO VLSI est un autre domaine où la connaissance de l'informatique pratique vient à la rescousse.

Le routage ! Vous avez placé quelques millions de portes sur la surface de la puce d'une manière judicieuse. Quelle est la prochaine étape ? Créer les fils pour les connecter. Nous nous concentrerons sur le routage en labyrinthe, une technique classique et puissante qui permet d'"ajouter" des fonctionnalités sophistiquées à un algorithme de base plutôt simple. C'est également le sujet du travail de programmation final (optionnel). Oui, si vous le souhaitez, vous pouvez acheminer des éléments des benchmarks industriels que nous vous avons demandé de placer dans le devoir de programmation du logiciel de placement.

Vous l'avez synthétisé. Vous l'avez cartographié. Vous l'avez placé. Vous l'avez routé. Et maintenant ? À QUELLE VITESSE CELA VA-T-IL ? Oh, nous avons besoin de nouveaux modèles, pour parler de la façon dont fonctionne le TIMING. Le délai à travers les portes logiques et les grands réseaux de portes. De nouveaux chiffres à comprendre : AT, RAT, SLACKS, etc. Et quelques détails électriques (minimaux) pour comprendre comment les retards se produisent à travers la géométrie physique des fils acheminés. Tout cela constitue l'essentiel de l'analyse statique du temps (STA), qui est une étape finale importante de la conception d'un véritable ASIC.

Il n'y a pas de nouveau contenu cette semaine. Vous devez plutôt vous concentrer sur la dernière série de problèmes et sur l'examen final.