Dans ce module, l'utilisation du langage VHDL pour la conception de circuits logiques est approfondie. De nombreux exemples de circuits logiques combinatoires et synchrones sont présentés et expliqués, y compris des bascules, des compteurs, des registres, des mémoires, des tampons à trois états et des machines à états finis. Les méthodes de conception hiérarchique et les techniques de conception modulaire sont expliquées et démontrées. La création de bancs d'essai est décrite comme un moyen de vérification de la conception. Les étudiants ont l'occasion de pratiquer et d'affiner leur technique de conception en utilisant les travaux de programmation.

Ce module présente les bases du langage Verilog pour la conception logique. Il décrit l'utilisation de Verilog comme méthode d'entrée pour la conception logique dans les FPGA et les ASIC, y compris l'histoire du développement de Verilog. Ensuite, un exemple simple, un comparateur de 4 bits, est utilisé comme première phrase dans le langage. Les règles et la syntaxe de Verilog sont expliquées, ainsi que les instructions, les opérateurs et les mots-clés. Enfin, l'utilisation de la simulation comme moyen de tester les conceptions de circuits Verilog est démontrée à l'aide de ModelSim, un outil de simulation. Des exercices de programmation sont utilisés pour développer les compétences et renforcer les concepts présentés.

Dans ce module, l'utilisation du langage Verilog pour la conception logique est approfondie. De nombreux exemples de circuits logiques combinatoires et synchrones sont présentés et expliqués, y compris des bascules, des compteurs, des registres, des mémoires, des tampons à trois états et des machines à états finis. Les méthodes de conception hiérarchique et les techniques de conception modulaire sont expliquées et démontrées. La création de bancs d'essai est décrite comme un moyen de vérification de la conception. Les étudiants ont l'occasion de pratiquer et d'affiner leur technique de conception en écrivant le code requis par les devoirs de programmation.